Implemented more to do with printf.

4 files changed, 282 insertions, 134 deletions

diff --git a/03-refactor/include/usart.h b/03-refactor/include/usart.h
index 377048c..265ac2d 100644
--- a/03-refactor/include/usart.h
+++ b/03-refactor/include/usart.h
@@ -209,5 +209,11 @@ void usart_transmit_str(__IO usart_t* usart, const char* str);
 
 void usart_printf(__IO usart_t* usart, const char* fmt, ...);
 
+/* Returns non-zero if usart2 is enabled. */
+int is_usart2_enabled();
+
+/* Enable the second USART. */
+int enable_usart2(uint32_t baud);
+
 
 #endif /* H__USART_ */
diff --git a/03-refactor/src/isr_vector.c b/03-refactor/src/isr_vector.c
index ab38dc2..f757ebe 100644
--- a/03-refactor/src/isr_vector.c
+++ b/03-refactor/src/isr_vector.c
@@ -1,6 +1,7 @@
 #include "isr_vector.h"
 #include "delay.h"
 #include "gpio.h"
+#include "usart.h"
 
 /* Forward-declare the main function. This is implemented in main.c. */
 void main();
@@ -39,117 +40,226 @@ void init()
   main();
 }
 
+#define DEF_HANDLER(n) \
+  void unhandled_isr_ ## n() { \
+    unhandled_isr(n); \
+  }
+
+DEF_HANDLER(1)
+DEF_HANDLER(2)
+DEF_HANDLER(3)
+DEF_HANDLER(4)
+DEF_HANDLER(5)
+DEF_HANDLER(6)
+DEF_HANDLER(7)
+DEF_HANDLER(8)
+DEF_HANDLER(9)
+DEF_HANDLER(10)
+DEF_HANDLER(11)
+DEF_HANDLER(12)
+DEF_HANDLER(13)
+DEF_HANDLER(14)
+DEF_HANDLER(15)
+DEF_HANDLER(16)
+DEF_HANDLER(17)
+DEF_HANDLER(18)
+DEF_HANDLER(19)
+DEF_HANDLER(20)
+DEF_HANDLER(21)
+DEF_HANDLER(22)
+DEF_HANDLER(23)
+DEF_HANDLER(24)
+DEF_HANDLER(25)
+DEF_HANDLER(26)
+DEF_HANDLER(27)
+DEF_HANDLER(28)
+DEF_HANDLER(29)
+DEF_HANDLER(30)
+DEF_HANDLER(31)
+DEF_HANDLER(32)
+DEF_HANDLER(33)
+DEF_HANDLER(34)
+DEF_HANDLER(35)
+DEF_HANDLER(36)
+DEF_HANDLER(37)
+DEF_HANDLER(38)
+DEF_HANDLER(39)
+DEF_HANDLER(40)
+DEF_HANDLER(41)
+DEF_HANDLER(42)
+DEF_HANDLER(43)
+DEF_HANDLER(44)
+DEF_HANDLER(45)
+DEF_HANDLER(46)
+DEF_HANDLER(47)
+DEF_HANDLER(48)
+DEF_HANDLER(49)
+DEF_HANDLER(50)
+DEF_HANDLER(51)
+DEF_HANDLER(52)
+DEF_HANDLER(53)
+DEF_HANDLER(54)
+DEF_HANDLER(55)
+DEF_HANDLER(56)
+DEF_HANDLER(57)
+DEF_HANDLER(58)
+DEF_HANDLER(59)
+DEF_HANDLER(60)
+DEF_HANDLER(61)
+DEF_HANDLER(62)
+DEF_HANDLER(63)
+DEF_HANDLER(64)
+DEF_HANDLER(65)
+DEF_HANDLER(66)
+DEF_HANDLER(67)
+DEF_HANDLER(68)
+DEF_HANDLER(69)
+DEF_HANDLER(70)
+DEF_HANDLER(71)
+DEF_HANDLER(72)
+DEF_HANDLER(73)
+DEF_HANDLER(74)
+DEF_HANDLER(75)
+DEF_HANDLER(76)
+DEF_HANDLER(77)
+DEF_HANDLER(78)
+DEF_HANDLER(79)
+DEF_HANDLER(80)
+DEF_HANDLER(81)
+DEF_HANDLER(82)
+DEF_HANDLER(83)
+DEF_HANDLER(84)
+DEF_HANDLER(85)
+DEF_HANDLER(86)
+DEF_HANDLER(87)
+DEF_HANDLER(88)
+DEF_HANDLER(89)
+DEF_HANDLER(90)
+DEF_HANDLER(91)
+DEF_HANDLER(92)
+DEF_HANDLER(93)
+DEF_HANDLER(94)
+DEF_HANDLER(95)
+DEF_HANDLER(96)
+DEF_HANDLER(97)
+
 const void* vectors[] __attribute__((section(".vectors"))) = {
     (void*)0x2000c000, /* Top of stack at top of sram1. 48k */
     init,              /* Reset handler */
-    unhandled_isr,     /* NMI */
-    unhandled_isr,     /* Hard Fault */
-    unhandled_isr,     /* MemManage */
-    unhandled_isr,     /* BusFault  */
-    unhandled_isr,     /* UsageFault */
-    unhandled_isr,     /* Reserved */
-    unhandled_isr,     /* Reserved */
-    unhandled_isr,     /* Reserved */
-    unhandled_isr,     /* Reserved */
-    unhandled_isr,     /* SVCall */
-    unhandled_isr,     /* Debug */
-    unhandled_isr,     /* Reserved */
-    unhandled_isr,     /* PendSV */
-    unhandled_isr,     /* SysTick */
+    unhandled_isr_1,     /* NMI */
+    unhandled_isr_2,     /* Hard Fault */
+    unhandled_isr_3,     /* MemManage */
+    unhandled_isr_4,     /* BusFault  */
+    unhandled_isr_5,     /* UsageFault */
+    unhandled_isr_6,     /* Reserved */
+    unhandled_isr_7,     /* Reserved */
+    unhandled_isr_8,     /* Reserved */
+    unhandled_isr_9,     /* Reserved */
+    unhandled_isr_10,     /* SVCall */
+    unhandled_isr_11,     /* Debug */
+    unhandled_isr_12,     /* Reserved */
+    unhandled_isr_13,     /* PendSV */
+    unhandled_isr_14,     /* SysTick */
 
     /* External interrupt handlers follow */
-    unhandled_isr, /* 0 WWDG */
-    unhandled_isr, /* 1 PVD */
-    unhandled_isr, /* 2 TAMP_SAMP */
-    unhandled_isr, /* 3 RTC_WKUP */
-    unhandled_isr, /* 4 FLASH */
-    unhandled_isr, /* 5 RCC */
-    unhandled_isr, /* 6 EXTI0 */
-    unhandled_isr, /* 7 EXTI1 */
-    unhandled_isr, /* 8 EXTI2 */
-    unhandled_isr, /* 9 EXTI3 */
-    unhandled_isr, /* 10 EXTI4 */
-    unhandled_isr, /* 11 DMA_CH1 */
-    unhandled_isr, /* 12 DMA_CH2 */
-    unhandled_isr, /* 13 DMA_CH3 */
-    unhandled_isr, /* 14 DMA_CH4 */
-    unhandled_isr, /* 15 DMA_CH5 */
-    unhandled_isr, /* 16 DMA_CH6 */
-    unhandled_isr, /* 17 DMA_CH7 */
-    unhandled_isr, /* 18 ADC1 */
-    unhandled_isr, /* 19 CAN_TX */
-    unhandled_isr, /* 20 CAN_RX0 */
-    unhandled_isr, /* 21 CAN_RX1 */
-    unhandled_isr, /* 22 CAN_SCE */
-    unhandled_isr, /* 23 EXTI9_5 */
-    unhandled_isr, /* 24 TIM1_BRK/TIM15 */
-    unhandled_isr, /* 25 TIM1_UP/TIM16 */
-    unhandled_isr, /* 26 TIM1_TRG_COM */
-    unhandled_isr, /* 27 TIM1_CC */
-    unhandled_isr, /* 28 TIM2 */
-    unhandled_isr, /* 29 Reserved */
-    unhandled_isr, /* 30 Reserved */
-    unhandled_isr, /* 31 I2C1_EV */
-    unhandled_isr, /* 32 I2C1_ER */
-    unhandled_isr, /* 33 I2C2_EV */
-    unhandled_isr, /* 34 I2C2_ER */
-    unhandled_isr, /* 35 SPI1 */
-    unhandled_isr, /* 36 SPI2 */
-    unhandled_isr, /* 37 USART1 */
-    unhandled_isr, /* 38 USART2 */
-    unhandled_isr, /* 39 USART3 */
-    unhandled_isr, /* 40 EXTI15_10 */
-    unhandled_isr, /* 41 RTCAlarm */
-    unhandled_isr, /* 42 Reserved */
-    unhandled_isr, /* 43 Reserved */
-    unhandled_isr, /* 44 Reserved */
-    unhandled_isr, /* 45 Reserved */
-    unhandled_isr, /* 46 Reserved */
-    unhandled_isr, /* 47 Reserved */
-    unhandled_isr, /* 48 Reserved */
-    unhandled_isr, /* 49 SDMMC1 */
-    unhandled_isr, /* 50 Reserved */
-    unhandled_isr, /* 51 SPI3 */
-    unhandled_isr, /* 52 Reserved */
-    unhandled_isr, /* 53 Reserved */
-    unhandled_isr, /* 54 TIM6_DACUNDER */
-    unhandled_isr, /* 55 TIM7 */
-    unhandled_isr, /* 56 DMA2_CH1 */
-    unhandled_isr, /* 57 DMA2_CH2 */
-    unhandled_isr, /* 58 DMA2_CH3 */
-    unhandled_isr, /* 59 DMA2_CH4 */
-    unhandled_isr, /* 60 DMA2_CH5 */
-    unhandled_isr, /* 61 Reserved */
-    unhandled_isr, /* 62 Reserved */
-    unhandled_isr, /* 63 Reserved*/
-    unhandled_isr, /* 64 COMP */
-    unhandled_isr, /* 65 LPTIM1 */
-    unhandled_isr, /* 66 LPTIM2 */
-    unhandled_isr, /* 67 USB_FS */
-    unhandled_isr, /* 68 DMA_CH6 */
-    unhandled_isr, /* 69 DMA_CH7 */
-    unhandled_isr, /* 70 LPUART1 */
-    unhandled_isr, /* 71 QUADSPI */
-    unhandled_isr, /* 72 I2C3_EV */
-    unhandled_isr, /* 73 I2C3_ER */
-    unhandled_isr, /* 74 SAI1 */
-    unhandled_isr, /* 75 Reserved */
-    unhandled_isr, /* 76 SWPMI1 */
-    unhandled_isr, /* 77 TSC */
-    unhandled_isr, /* 78 Reserved */
-    unhandled_isr, /* 79 AES */
-    unhandled_isr, /* 80 RNG */
-    unhandled_isr, /* 81 FPU */
-    unhandled_isr  /* 82 CRS */
+    unhandled_isr_15, /* 0 WWDG */
+    unhandled_isr_16, /* 1 PVD */
+    unhandled_isr_17, /* 2 TAMP_SAMP */
+    unhandled_isr_18, /* 3 RTC_WKUP */
+    unhandled_isr_19, /* 4 FLASH */
+    unhandled_isr_20, /* 5 RCC */
+    unhandled_isr_21, /* 6 EXTI0 */
+    unhandled_isr_22, /* 7 EXTI1 */
+    unhandled_isr_23, /* 8 EXTI2 */
+    unhandled_isr_24, /* 9 EXTI3 */
+    unhandled_isr_25, /* 10 EXTI4 */
+    unhandled_isr_26, /* 11 DMA_CH1 */
+    unhandled_isr_27, /* 12 DMA_CH2 */
+    unhandled_isr_28, /* 13 DMA_CH3 */
+    unhandled_isr_29, /* 14 DMA_CH4 */
+    unhandled_isr_30, /* 15 DMA_CH5 */
+    unhandled_isr_31, /* 16 DMA_CH6 */
+    unhandled_isr_32, /* 17 DMA_CH7 */
+    unhandled_isr_33, /* 18 ADC1 */
+    unhandled_isr_34, /* 19 CAN_TX */
+    unhandled_isr_35, /* 20 CAN_RX0 */
+    unhandled_isr_36, /* 21 CAN_RX1 */
+    unhandled_isr_37, /* 22 CAN_SCE */
+    unhandled_isr_38, /* 23 EXTI9_5 */
+    unhandled_isr_39, /* 24 TIM1_BRK/TIM15 */
+    unhandled_isr_40, /* 25 TIM1_UP/TIM16 */
+    unhandled_isr_41, /* 26 TIM1_TRG_COM */
+    unhandled_isr_42, /* 27 TIM1_CC */
+    unhandled_isr_43, /* 28 TIM2 */
+    unhandled_isr_44, /* 29 Reserved */
+    unhandled_isr_45, /* 30 Reserved */
+    unhandled_isr_46, /* 31 I2C1_EV */
+    unhandled_isr_47, /* 32 I2C1_ER */
+    unhandled_isr_48, /* 33 I2C2_EV */
+    unhandled_isr_49, /* 34 I2C2_ER */
+    unhandled_isr_50, /* 35 SPI1 */
+    unhandled_isr_51, /* 36 SPI2 */
+    unhandled_isr_52, /* 37 USART1 */
+    unhandled_isr_53, /* 38 USART2 */
+    unhandled_isr_54, /* 39 USART3 */
+    unhandled_isr_55, /* 40 EXTI15_10 */
+    unhandled_isr_56, /* 41 RTCAlarm */
+    unhandled_isr_57, /* 42 Reserved */
+    unhandled_isr_58, /* 43 Reserved */
+    unhandled_isr_59, /* 44 Reserved */
+    unhandled_isr_60, /* 45 Reserved */
+    unhandled_isr_61, /* 46 Reserved */
+    unhandled_isr_62, /* 47 Reserved */
+    unhandled_isr_63, /* 48 Reserved */
+    unhandled_isr_64, /* 49 SDMMC1 */
+    unhandled_isr_65, /* 50 Reserved */
+    unhandled_isr_66, /* 51 SPI3 */
+    unhandled_isr_67, /* 52 Reserved */
+    unhandled_isr_68, /* 53 Reserved */
+    unhandled_isr_69, /* 54 TIM6_DACUNDER */
+    unhandled_isr_70, /* 55 TIM7 */
+    unhandled_isr_71, /* 56 DMA2_CH1 */
+    unhandled_isr_72, /* 57 DMA2_CH2 */
+    unhandled_isr_73, /* 58 DMA2_CH3 */
+    unhandled_isr_74, /* 59 DMA2_CH4 */
+    unhandled_isr_75, /* 60 DMA2_CH5 */
+    unhandled_isr_76, /* 61 Reserved */
+    unhandled_isr_77, /* 62 Reserved */
+    unhandled_isr_78, /* 63 Reserved*/
+    unhandled_isr_79, /* 64 COMP */
+    unhandled_isr_80, /* 65 LPTIM1 */
+    unhandled_isr_81, /* 66 LPTIM2 */
+    unhandled_isr_82, /* 67 USB_FS */
+    unhandled_isr_83, /* 68 DMA_CH6 */
+    unhandled_isr_84, /* 69 DMA_CH7 */
+    unhandled_isr_85, /* 70 LPUART1 */
+    unhandled_isr_86, /* 71 QUADSPI */
+    unhandled_isr_87, /* 72 I2C3_EV */
+    unhandled_isr_88, /* 73 I2C3_ER */
+    unhandled_isr_89, /* 74 SAI1 */
+    unhandled_isr_90, /* 75 Reserved */
+    unhandled_isr_91, /* 76 SWPMI1 */
+    unhandled_isr_92, /* 77 TSC */
+    unhandled_isr_93, /* 78 Reserved */
+    unhandled_isr_94, /* 79 AES */
+    unhandled_isr_95, /* 80 RNG */
+    unhandled_isr_96, /* 81 FPU */
+    unhandled_isr_97  /* 82 CRS */
 };
 
+
 /*
  * Does nothing ... forever.
  */
-void unhandled_isr()
+void unhandled_isr(int isr)
 {
   __IO gpio_port_t* port_b = enable_gpio(GPIO_PORT_B);
   gpio_output_pin_t pin3 = set_gpio_pin_output(port_b, PIN_3);
+
+  if (is_usart2_enabled()) {
+    usart_printf(&USART2, "** Unhandled ISR Vector [%d]\r\n", isr);
+  }
+
   for (;;) {
     /* Flash in a distinct pattern to know that something went wrong. */
 
diff --git a/03-refactor/src/main.c b/03-refactor/src/main.c
index 562fda9..97449b2 100644
--- a/03-refactor/src/main.c
+++ b/03-refactor/src/main.c
@@ -4,39 +4,13 @@
 #include "gpio.h"
 #include "spin.h"
 #include "usart.h"
+#include "sio.h"
 
-volatile uint32_t delay_amt = 20000000 / 4;
-
-int enable_usart2(uint32_t baud_rate)
-{
-  __IO gpio_port_t* port_a = enable_gpio(GPIO_PORT_A);
-  enable_hsi(&RCC, true);
-
-  // Turn on the clock for the USART2 peripheral
-  set_usart2_clock_src(&RCC, USART_CLK_SRC_HSI16);
-  set_usart2_clock_enabled(&RCC, true);
-
-  // Configure the I/O pins.  Will use PA2 as TX and PA15 as RX so setup for
-  // alternate function
-  set_gpio_pin_mode(port_a, PIN_2, MODE_ALTERNATE);
-  set_gpio_pin_mode(port_a, PIN_15, MODE_ALTERNATE);
-  set_gpio_alternate_function(port_a, PIN_2, AFN_7);
-  set_gpio_alternate_function(port_a, PIN_15, AFN_3);
-
-  // De-assert reset of USART2
-  RCC.apb1rst1_r &= ~BIT(17);
-
-  // Configure the USART
-  // disable USART first to allow setting of other control bits
-  // This also disables parity checking and enables 16 times oversampling
+void unhandled_isr_2();
+void init();
 
-  USART2.c1.r = 0;
-  USART2.c2.r = 0;
-  USART2.c3.r = 0;
-
-  usart_set_divisor(&USART2, 16000000 / baud_rate);
-  usart_set_enabled(&USART2, USART_ENABLE_TX | USART_ENABLE_RX);
-}
+int in_the_data;
+volatile uint32_t delay_amt = 20000000 / 4;
 
 int enable_usart1(uint32_t baud_rate)
 {
@@ -77,14 +51,14 @@ void dwn() {
   int val = 19;
 
   while (val > 1) {
-    usart_printf(&USART2, "Value: 0x%02x\r\n", val);
+    usart_printf(&USART2, "Value: %2d\r\n", val);
     if ((val & 1) == 0) {
       val /= 2;
     } else {
       val = val * 3 + 1;
     }
   }
-  usart_printf(&USART2, "Value: 0x%02x\r\n", val);
+  usart_printf(&USART2, "Value: %2d\r\n", val);
 }
 
 /* Main function. This gets executed from the interrupt vector defined above. */
@@ -99,11 +73,29 @@ int main()
   set_system_clock_MHz(80);
 
   enable_usart2(115200);
+  int on_the_stack;
+
+  USART2.c1.tcie = 1;
+  USART2.c1.txeie = 1;
 
   // pin_on(pin3);
-  dwn();
-  usart_printf(&USART2, "Hello, %d!\r\n", -15);
-  for(;;);
+  if (is_usart2_enabled()) {
+    dwn();
+    usart_printf(&USART2, "Hello, %d!\r\n", -15);
+    usart_printf(&USART2, "Hello, %022x\r\n", 0xeadbeef);
+    usart_printf(&USART2, "on_the_stack: %08X\r\n", (unsigned) &on_the_stack);
+
+    int i;
+
+    printf("isr-2: %08x\r\n", (unsigned int)(void *) unhandled_isr_2);
+    printf("init: %08x\r\n", (unsigned int)(void *) init);
+    for (i = 0; i < 20; ++ i) {
+      printf("isr %d: %08x\r\n", i, *(unsigned int*)(0x08000000 + i * 4));
+    }
+  }
+
+  // usart_printf(&USART2, "that_thing: %d\n", *(unsigned*)(0x0));
+  // for(;;);
 }
 
 void do_thing(void(*fn)()) {
diff --git a/03-refactor/src/usart.c b/03-refactor/src/usart.c
index a64ad8b..76e93f1 100644
--- a/03-refactor/src/usart.c
+++ b/03-refactor/src/usart.c
@@ -1,6 +1,8 @@
 #include "usart.h"
 #include "delay.h"
 #include "printf.h"
+#include "gpio.h"
+#include "clock.h"
 
 void set_usart1_clock_src(__IO rcc_t* rcc, usart_clk_src_t usart_clk_src)
 {
@@ -89,3 +91,41 @@ void usart_printf(__IO usart_t* usart, const char* fmt, ...)
   printf_format(fmt, callback, closure, ap);
   va_end(ap);
 }
+
+int usart2_enabled = 0;
+int is_usart2_enabled() {
+  return usart2_enabled;
+}
+
+int enable_usart2(uint32_t baud_rate)
+{
+  __IO gpio_port_t* port_a = enable_gpio(GPIO_PORT_A);
+  enable_hsi(&RCC, true);
+
+  // Turn on the clock for the USART2 peripheral
+  set_usart2_clock_src(&RCC, USART_CLK_SRC_HSI16);
+  set_usart2_clock_enabled(&RCC, true);
+
+  // Configure the I/O pins.  Will use PA2 as TX and PA15 as RX so setup for
+  // alternate function
+  set_gpio_pin_mode(port_a, PIN_2, MODE_ALTERNATE);
+  set_gpio_pin_mode(port_a, PIN_15, MODE_ALTERNATE);
+  set_gpio_alternate_function(port_a, PIN_2, AFN_7);
+  set_gpio_alternate_function(port_a, PIN_15, AFN_3);
+
+  // De-assert reset of USART2
+  RCC.apb1rst1_r &= ~BIT(17);
+
+  // Configure the USART
+  // disable USART first to allow setting of other control bits
+  // This also disables parity checking and enables 16 times oversampling
+
+  USART2.c1.r = 0;
+  USART2.c2.r = 0;
+  USART2.c3.r = 0;
+
+  usart_set_divisor(&USART2, 16000000 / baud_rate);
+  usart_set_enabled(&USART2, USART_ENABLE_TX | USART_ENABLE_RX);
+
+  usart2_enabled = 1;
+}